Ábhair agus Próisis Eochair -Chomhéadain TSV

TSVMdéantúsaíochtTeicleeolaíocht

I dteicneolaíocht déantúsaíochta TSV, áirítear ann ábhar eitseáil trí pholl agus insliú araon i dteicneolaíocht déantúsaíochta TSV.

Ina theannta sin, is iad na trí mhór nasc a bhaineann le déantúsaíocht TSV: ciseal bacainn, ciseal síl agus líonta Cu chomh maith le hiontaofacht agus costas.

Déantar cur síos ar an alt seo mar seo a leanas:

Ciseal greamaitheachta agus ciseal bacainn idirleata

Ciseal síl

Ábhar seoltaí ag líonadh

Ciseal greamaitheachta agus ciseal bacainn idirleata

Sa phróiseas monaraíochta TSV, is iad an ciseal greamaitheachta agus an ciseal bacainní idirleata na príomh-chomhéadain fheidhmiúla idir an colún Cu miotail agus an ciseal tréleictreach, agus socraíonn a bpróiseas roghnúcháin agus sil-leagain go díreach iontaofacht fhadtéarmach agus deacracht chomhtháthaithe próisis an fheiste.

Unlike planar interconnects, TSV's high aspect ratio structure places special requirements on the barrier layer: in addition to excellent Cu diffusion blocking ability, it is also necessary to solve the problem of conformal deposition in deep pores while balancing the stress of the film to avoid cracking or peeling. At present, the mainstream material system is dominated by tantalum (Ta)/tantalum nitride (TaN) and titanium (Ti)/titanium nitride (TiN), among which Ta-based materials have become the preferred scheme for high aspect ratio TSV due to their low resistivity (~20μΩ·cm), high step coverage ability and electromigration resistance. Ti-based materials have the advantages of strong adhesion to the SiO₂ dielectric layer (peel strength >5j/m²) agus strus íseal (<100MPa), which are suitable for scenarios with strict mechanical reliability requirements.

Is í croífheidhm an chiseal bacainn idirleata ná bac a chur ar threá na n -adamh Cu isteach sa tsubstráit sileacain - tá comhéifeacht idirleata Cu in Si chomh hard le 10⁻¹⁴cm²/s. Dá bhrí sin, ní mór don chiseal blocála freastal ar il-tháscairí feidhmíochta: ar an gcéad dul síos, is féidir le struchtúir éagruthacha (mar TAN) deireadh a chur leis an gcosán idirleata teorann gráin agus blocáil éifeachtach a bhaint amach ag tiús fo-10nm; Ar an dara dul síos, i TSV le cóimheas doimhneachta-le-leithead de níos mó ná 20: 1, ní mór an ciseal bacainn a chlúdach go leanúnach trí phróiseas sputtering nó MOCVD, ina measc is féidir le níos mó ná 95%an t-ionchur maighnéadáin a mhéadú in éineacht le sprioc-theicneolaíocht sorcóireach. Ina theannta sin, tá rialú struis scannán tanaí ríthábhachtach - eascraíonn strus intreach ó neamhréir laitíse (m.sh. diall stoichiometric idir TA agus N le linn sil -leagan TAN), cé go bhfuil strus teirmeach mar thoradh ar an difríocht i gcomhéifeacht leathnú teirmeach idir miotal (cte ~ 8ppm/k a athdhírítear agus a athdhírítear agus a athdhíriú ar sortanna sortain (cte ~ 3PPM/k a athdhíriú agus a athdhíriú go dtí an tsothadh silicon go dtí an t -iomlán go dtí an t -iomlán go dtí an t -iomlán go dtí an t -iomlán go dtí an t -iomlán go dtí an t -iomlán. Trí leas iomlán a bhaint as paraiméadar próisis (m.sh. cumhacht sputtering, teocht an tsubstráit).

It is worth noting that there is a significant difference in the demand for barrier layers between TSV and planar interconnects: in planar interconnects, the thickness of the barrier layer at the 65nm node is 10nm, which accounts for 35% of the interconnect section, forcing the industry to develop ultra-thin barrier layers (such as Ru-based materials); Due to the large cross-sectional size (diameter >1μm), is féidir le tiús an chiseal bacainn an t -ord 100Nm a bhaint amach, agus níl aon ghá leis an tiús a shárú, ach ina ionad sin díriú ar an gcumas comhréireachta agus ar bharrfheabhsú greamaitheachta sa pholl domhain. Mar shampla, is féidir leis an bpróiseas sputtering modhnaithe NH₃ imoibrithe nítríde a thabhairt isteach le linn sil -leagain TAN chun an fuinneamh ceangailteach a fheabhsú leis an ciseal tréleictreach SIO₂ agus an gharbhalla a laghdú go níos lú ná 0.5nm.

Maidir le dinimic an tionscail, baintear amach an t-sil-leagan adamhach (ALD) -TAN a d'fhorbair IMEC le déanaí ag IMEC clúdach aonfhoirmeach an tsraith bhacainní inmheánaigh TSV le cóimheas doimhneachta agus leithead 30: 1 trí phulsanna réamhtheachtacha ailtéarnacha ailtéarnacha (TA (NME₂) ₅ agus NH₃)<2%; The new ionized sputtering technology launched by Applied Materials reduces the resistivity of TaN films to 25μΩ·cm, which is 30% higher than the traditional process. In addition, for GaN and other wide bandgap semiconductor TSV applications, the low-temperature (<200°C) TaN deposition solution developed by Tokyo Electron has passed the -55~150°C thermal cycling test, providing a reliable solution for third-generation semiconductor 3D integration.

Ciseal síl

In the TSV manufacturing process, the seed layer is the key conductive interface between the plating Cu column and the diffusion barrier layer, and its material selection and deposition quality directly determine the reliability of the plating filling and the electrical properties of the device. Unlike planar interconnects, TSV's high aspect ratio structure places special demands on the seed layer: in addition to low resistivity and good crystal orientation control, it also needs to solve the problem of continuous coverage in deep holes while balancing film stresses to avoid cracking or peeling. At present, the mainstream material system is dominated by cobalt (Co), ruthenium (Ru) and copper (Cu), among which Co has become the preferred solution for high aspect ratio TSV due to its high adhesion (peel strength >3j/m²) agus strus íseal (<50MPa) with the TaN barrier layer. Ru-based materials, on the other hand, have high conductivity (~7μΩ·cm) and anti-electromigration characteristics, making them suitable for high-frequency application scenarios.The core function of the seed layer is to provide a uniform cathode potential for the plating Cu and control the crystal orientation of the plating to reduce stress. In planar interconnects, the thickness of the blocking layer needs to be compressed to less than 2.4nm at the 32nm node, forcing the seed layer to develop towards ultra-thinning. However, due to the large cross-sectional size (diameter > 1μm), the thickness of the seed layer can reach the order of 100-200nm, which does not need to be over-compressed and focuses on the continuous coverage ability in the deep hole. For example, when using the physical vapor deposition (PVD) process, TSVs with a depth-to-width ratio of more than 20:1 are prone to the absence of the bottom seed layer or discontinuity below the spike, and the step coverage rate needs to be increased to more than 90% through process optimization (such as tilt angle deposition and multi-target collaborative sputtering).

Is fiú a thabhairt faoi deara go bhfuil difríocht shuntasach i gceanglais an chiseal síolta idir TSV agus idirnasc planar: I idirnasc planar, tá tús curtha le teicneolaíocht plating ciseal gan síol faoi bhun an nód 45nm, a shimplíonn céim an phróisis trí 30% trí CU a thaisceadh go díreach ar dhromchla na sraithe bacainn Tin; Mar sin féin, ní mór don phróiseas olltáirgeachta TSV a bheith ag brath go fóill ar an gciseal síolta chun cobhsaíocht an phláta a chinntiú, go háirithe nuair a sháraíonn an cóimheas gné 30: 1, agus éiríonn an teicneolaíocht feabhsú ciseal síolta (mar shampla deisiú snasta meicniúla ceimiceacha (CMP) roimh leictreaphlátáil).

0020-42287 Pláta Perf 8inch EC WXZ

Ábhar seoltaí ag líonadh

Sa phróiseas monaraíochta TSV, tá líonadh ábhair sheolta, mar an príomh -nasc chun idirnasc ingearach a bhaint amach, rangaithe i gcónaí i gcónaí maidir le deacracht agus costas teicniúil. Le héabhlóid na gciorcad comhtháite 3D go nóid níos lú (mar shampla faoi bhun 3nm), tá an trastomhas TSV comhbhrúite go 0.8-1.6μm, agus tá an cóimheas gné níos mó ná 20: 1, a chuireann na riachtanais dheireanacha ar aghaidh don phróiseas líonta. Tá an tuaslagán príomhshrutha reatha fós faoi cheannas copair leictreaphlátála (CU), ach tá a chastacht phróisis i bhfad níos mó ná an próiseas traidisiúnta Damaisc - meastar go gcosnaíonn CU plating níos mó ná 40% de chostas déantúsaíochta iomlán TSV, agus go bhfuil an t -am líonta suas le roinnt uaireanta, ag éirí ina bhroinn i gcumas táirgthe.

Is é an príomhdhúshlán a bhaineann le plating poll dall ná na teorainneacha fisiciúla de bharr an chóimheas ardghné: ar dtús, cuirtear bac ar an iompar ian sa pholl domhain, agus laghdaíonn an tiúchan Cu²⁺ go grádaithe ón oscailt go dtí an bun, rud a fhágann nach leor ráta sil -leagain ag an mbun agus go bhfuil sé éasca le cuacha nó le bearnaí a fhoirmiú. Ar an dara dul síos, tá an ciseal síl de sil -leagan PVD seans maith go dtiocfaidh deireadh leis an gcóimheas gné 5: 1, rud a mhéadaíonn na lochtanna plating a thuilleadh. Ina theannta sin, bíonn coinneáil mboilgeog mar thoradh ar fhulaingteacht dhromchla lag, dlús reatha tiubhaithe ag na cúiseanna oscailte "ceann muisiriún", agus cruthaítear poll saucer-chruthach sa limistéar lárnach, a thógann níos mó ná 30% am breise le haghaidh CMP ina dhiaidh sin. Chun na fadhbanna seo a réiteach, glacann an tionscal córas il-bhreiseáin (mar shampla PW1000 Enthone) le plating droim ar ais bíogach chun "líonadh ón mbun aníos" a bhaint amach tríd an ráta sil-leagain a shochtadh ag an oscailt. Ag an am céanna, is féidir le réamhchóireáil i bhfolús agus le teicneolaíocht fliuchta ultrasonach an ráta bainte mboilgeog a mhéadú taobh istigh den pholl dall go 95% chun a chinntiú go bhfreastalaíonn an tuaslagán plating ar an tuaslagán plating.

0021-02983 TXZ SHIELD INNER

Mar scéim fhorlíontach, seachnaíonn leictreaphlátáil trí pholl an fhadhb a bhaineann le hiompar ian i bhfianaise dhomhain trí na dall a athrú go trí phoill agus trí shéalú sil-leagan trasnach agus líonadh aontreoch a úsáid. Cé go n-éilíonn an próiseas seo tanú tanaithe breise agus céimeanna sil-taobhacha, is féidir leis líonadh neamh-chéasta a bhaint amach le cóimheas doimhneachta-go-leithead de níos mó ná 30: 1 agus an spleáchas ar bhreiseáin tuaslagáin plating a laghdú. Mar shampla, laghdaíonn an trealamh plating déthreoch a d'fhorbair ábhair fheidhmeach, in éineacht le teicneolaíocht rónta trí pholl agus rialachán dinimiciúil reatha, am líonta 40% agus tiús na ciseal ró-phláta laistigh de 2 μm a rialú, ag simpliú an phróisis CMP go suntasach.